sifat produk:
| JENIS | HURAIKAN |
| kategori | Litar Bersepadu (IC) Terbenam - FPGA (Field Programmable Gate Array) |
| pengilang | AMD Xilinx |
| siri | Spartan®-6 LX |
| Pakej | dulang |
| status produk | dalam stok |
| Bilangan LAB/CLB | 300 |
| Bilangan unsur/unit logik | 3840 |
| Jumlah bit RAM | 221184 |
| Kiraan I/O | 106 |
| Voltan - Dikuasakan | 1.14V ~ 1.26V |
| jenis pemasangan | Jenis Lekapan Permukaan |
| Suhu Operasi | 0°C ~ 85°C (TJ) |
| Pakej/Kepungan | 196-TFBGA, CSBGA |
| Pembungkusan Peranti Pembekal | 196-CSPBGA (8x8) |
| Nombor produk asas | XC6SLX4 |
melaporkan pepijat
Klasifikasi Alam Sekitar dan Eksport：
| SIFAT-SIFAT | HURAIKAN |
| status RoHS | Mematuhi spesifikasi ROHS3 |
| Tahap Kepekaan Kelembapan (MSL) | 3 (168 jam) |
| Status REACH | Produk bukan REACH |
| ECCN | EAR99 |
| HTSUS | 8542.39.0001 |
Nota:
1. Tekanan melebihi yang disenaraikan di bawah Penilaian Maksimum Mutlak mungkin menyebabkan kerosakan kekal pada peranti.Ini adalah penilaian tekanan
sahaja, dan operasi berfungsi peranti pada ini atau mana-mana syarat lain di luar yang disenaraikan di bawah Syarat Pengendalian tidak tersirat.
Pendedahan kepada keadaan Penilaian Maksimum Mutlak untuk tempoh masa yang panjang mungkin menjejaskan kebolehpercayaan peranti.
2. Apabila pengaturcaraan eFUSE, VFS ≤ VCCAUX.Memerlukan arus sehingga 40 mA.Untuk mod baca, VFS boleh berada di antara GND dan 3.45 V.
3. Had maksimum mutlak I/O digunakan pada isyarat DC dan AC.Tempoh overshoot ialah peratusan tempoh data yang I/O ditekankan
melebihi 3.45V.
4. Untuk operasi I/O, rujuk UG381: Panduan Pengguna Sumber Spartan-6 FPGA SelectIO.
5. Tempoh overshoot peratus maksimum untuk memenuhi maksimum 4.40V.
6. TSOL ialah suhu pematerian maksimum untuk badan komponen.Untuk garis panduan pematerian dan pertimbangan haba,
lihat UG385: Pembungkusan FPGA Spartan-6 dan Spesifikasi Pinout.
Syarat Operasi Disyorkan(1)
Perihalan Simbol Unit Maks Taip Min
VCCINT
Voltan bekalan dalaman berbanding GND
-3, -3N, -2 Prestasi standard(2)
1.14 1.2 1.26 V
-3, -2 Prestasi lanjutan(2)
1.2 1.23 1.26 V
-1L prestasi standard(2)
0.95 1.0 1.05 V
VCCAUX(3)(4) Voltan bekalan tambahan berbanding GND
VCCAUX = 2.5V(5)
2.375 2.5 2.625 V
VCCAUX = 3.3V 3.15 3.3 3.45 V
VCCO(6)(7)(8) Voltan bekalan keluaran berbanding GND 1.1 – 3.45 V
VIN
Voltan input berbanding GND
Semua I/O
piawaian
(kecuali PCI)
Suhu komersial (C) –0.5 – 4.0 V
Suhu industri (I) –0.5 – 3.95 V
Suhu (Q) dikembangkan –0.5 – 3.95 V
Standard PCI I/O(9)
–0.5 – VCCO + 0.5 V
IIN(10)
Arus maksimum melalui pin menggunakan piawaian PCI I/O
apabila pincang ke hadapan diod pengapit.(9)
Komersial (C) dan
Suhu industri (I)
– – 10 mA
Suhu (Q) dikembangkan – – 7 mA
Arus maksimum melalui pin apabila pincang ke hadapan diod pengapit tanah.– – 10 mA
VBATT(11)
Voltan bateri berbanding dengan GND, Tj = 0°C hingga +85°C
(LX75, LX75T, LX100, LX100T, LX150 dan LX150T sahaja)
1.0 – 3.6 V
Tj
Julat operasi suhu simpang
Julat Komersial (C) 0 – 85 °C
Julat suhu industri (I) –40 – 100 °C
Julat suhu (Q) dikembangkan –40 – 125 °C
Nota:
1. Semua voltan adalah relatif kepada tanah.
2. Lihat Prestasi Antara Muka untuk Antara Muka Memori dalam Jadual 25. Julat prestasi lanjutan ditentukan untuk reka bentuk yang tidak menggunakan
julat voltan VCCINT standard.Julat voltan VCCINT standard digunakan untuk:
• Reka bentuk yang tidak menggunakan MCB
• Peranti LX4
• Peranti dalam pakej TQG144 atau CPG196
• Peranti dengan gred kelajuan -3N
3. Kejatuhan voltan maksimum yang disyorkan untuk VCCAUX ialah 10 mV/ms.
4. Semasa konfigurasi, jika VCCO_2 ialah 1.8V, maka VCCAUX mestilah 2.5V.
5. Peranti -1L memerlukan VCCAUX = 2.5V apabila menggunakan LVDS_25, LVDS_33, BLVDS_25, LVPECL_25, RSDS_25, RSDS_33, PPDS_25,
dan PPDS_33 I/O standard pada input.LVPECL_33 tidak disokong dalam peranti -1L.
6. Data konfigurasi dikekalkan walaupun VCCO menurun kepada 0V.
7. Termasuk VCCO 1.2V, 1.5V, 1.8V, 2.5V dan 3.3V.
8. Untuk sistem PCI, pemancar dan penerima harus mempunyai bekalan biasa untuk VCCO.
9. Peranti dengan gred kelajuan -1L tidak menyokong Xilinx PCI IP.
10. Jangan melebihi jumlah 100 mA setiap bank.
11. VBATT diperlukan untuk mengekalkan kekunci AES RAM (BBR) yang disokong bateri apabila VCCAUX tidak digunakan.Sebaik sahaja VCCAUX digunakan, VBATT boleh
tidak bersambung.Apabila BBR tidak digunakan, Xilinx mengesyorkan menyambung ke VCCAUX atau GND.Walau bagaimanapun, VBATT boleh tidak disambungkan.
