XA6SLX25-2CSG324Q（Dijual daripada stok dengan pembungkusan asal）

sifat produk:

Deskripsi umum:

Keluarga Xilinx Automotive (XA) Spartan®-6 FPGA menyediakan keupayaan penyepaduan sistem terkemuka dengan jumlah kos terendah untuk aplikasi automotif volum tinggi.Keluarga sepuluh ahli menyampaikan kepadatan yang diperluas antara 3,840 hingga 101,261 sel logik dan ketersambungan yang lebih pantas dan lebih komprehensif.Dibina pada teknologi proses tembaga berkuasa rendah 45 nm matang yang memberikan keseimbangan kos, kuasa dan prestasi optimum, keluarga XA Spartan-6 menawarkan jadual carian 6-input dwidaftar baharu yang lebih cekap (LUT). ) logik dan pelbagai pilihan blok peringkat sistem terbina dalam.Ini termasuk RAM blok 18 Kb (2 x 9 Kb), kepingan DSP48A1 generasi kedua, pengawal memori SDRAM, blok pengurusan jam mod campuran yang dipertingkatkan, teknologi SelectIO™, blok transceiver bersiri berkelajuan tinggi yang dioptimumkan kuasa, blok Endpoint serasi PCI Express® , mod pengurusan kuasa peringkat sistem lanjutan, pilihan konfigurasi pengesanan automatik dan keselamatan IP yang dipertingkatkan dengan perlindungan AES dan DNA Peranti.Ciri-ciri ini menyediakan alternatif boleh atur cara kos rendah kepada produk ASIC tersuai dengan kemudahan penggunaan yang tidak pernah berlaku sebelum ini.FPGA XA Spartan-6 menawarkan penyelesaian terbaik untuk reka bentuk logik volum tinggi yang fleksibel dan berskala, reka bentuk pemprosesan DSP selari lebar jalur tinggi, dan aplikasi sensitif kos yang memerlukan pelbagai piawaian antara muka.FPGA XA Spartan-6 ialah asas silikon boleh atur cara untuk Platform Reka Bentuk Sasaran yang menyampaikan komponen perisian dan perkakasan bersepadu yang membolehkan pereka bentuk menumpukan pada inovasi sebaik kitaran pembangunan mereka bermula.Ringkasan Ciri XA Spartan-6 FPGA • Keluarga XA Spartan-6: • XA Spartan-6 LX FPGA: Logik dioptimumkan • XA Spartan-6 LXT FPGA: Kesambungan bersiri berkelajuan tinggi • Suhu Automotif: • Gred I: Tj = – 40°C hingga +100°C • Gred Q: Tj = –40°C hingga +125°C • Piawaian Automotif: • Xilinx mematuhi ISO-TS16949 • Kelayakan AEC-Q100 • Dokumentasi Proses Kelulusan Bahagian Pengeluaran (PPAP) • Melebihi kelayakan AEC-Q100 tersedia atas permintaan • Direka untuk kos rendah • Berbilang blok bersepadu yang cekap • Pemilihan standard I/O yang dioptimumkan • Pad berperingkat • Pakej terikat wayar plastik volum tinggi • Kuasa statik dan dinamik rendah • Proses 45 nm dioptimumkan untuk kos dan kuasa rendah • Mod kuasa turun hibernate untuk kuasa sifar • Mod gantung mengekalkan keadaan dan konfigurasi dengan bangun berbilang pin, peningkatan kawalan • Voltan teras 1.2V berprestasi tinggi (LX dan LXT FPGA, gred kelajuan -2 dan -3) • Bank antara muka SelectIO berbilang voltan dan berbilang standard • Sehingga 1,080 Mb/s kadar pemindahan data setiapI/O pembezaan • Pemacu keluaran boleh pilih, sehingga 24 mA setiap pin • Piawaian dan protokol 3.3V hingga 1.2VI/O • Antara muka memori HSTL dan SSTL kos rendah • Pematuhan hot swap • Kadar slew I/O boleh laras untuk meningkatkan integriti isyarat • Transceiver bersiri GTP berkelajuan tinggi dalam FPGA LXT • Sehingga 3.2 Gb/s • Antara muka berkelajuan tinggi termasuk: Serial ATA dan PCI Express • Potongan DSP48A1 yang cekap • Pemprosesan aritmetik dan isyarat berprestasi tinggi • Pengganda 18 x 18 dan 48 yang pantas -bit accumulator • Keupayaan paip dan cascading • Pra-penambah untuk membantu aplikasi penapis • Blok Pengawal Memori Bersepadu • Sokongan DDR, DDR2, DDR3 dan LPDDR • Kadar data sehingga 800 Mb/s • Struktur bas berbilang port dengan FIFO bebas untuk mengurangkan isu pemasaan reka bentuk • Sumber logik yang banyak dengan kapasiti logik yang meningkat • Daftar anjakan pilihan atau sokongan RAM yang diedarkan • LUT 6-input yang cekap meningkatkan prestasi dan meminimumkan kuasa • LUT dengan dwi flip-flop untuk aplikasi tertumpu saluran paip • Sekat RAM wdengan pelbagai kebutiran • RAM blok pantas dengan daya tulis bait • Blok 18 Kb yang boleh diprogramkan secara pilihan sebagai dua RAM blok 9 Kb bebas • Jubin Pengurusan Jam (CMT) untuk prestasi yang dipertingkatkan • Bunyi rendah, jam fleksibel • Pengurus Jam Digital (DCMs) menghapuskan pencongan jam dan herotan kitaran tugas • Gelung Berkunci Fasa (PLL) untuk masa jitter rendah • Sintesis kekerapan dengan pendaraban, pembahagian dan peralihan fasa serentak • Enam belas rangkaian jam global condong rendah • Konfigurasi yang dipermudah, menyokong rendah- piawaian kos • Konfigurasi pengesan automatik 2-pin • SPI pihak ketiga yang luas (sehingga x4) dan sokongan denyar NOR • Sokongan MultiBoot untuk naik taraf jauh dengan berbilang aliran bit, menggunakan perlindungan pengawas • Keselamatan dipertingkatkan untuk perlindungan reka bentuk • Pengecam DNA Peranti unik untuk pengesahan reka bentuk • Penyulitan aliran bit AES dalam peranti XA6SLX75, XA6SLX75T dan XA6SLX100 • Blok Titik Akhir Bersepadu untuk reka bentuk PCI Express (LXT) • Teknologi PCI® kos rendahpport serasi dengan spesifikasi 33 MHz, 32- dan 64-bit.• Pemprosesan terbenam yang lebih pantas dengan pemproses lembut 32-bit MicroBlaze™ yang dipertingkatkan dan kos rendah • IP terkemuka industri dan reka bentuk rujukan • Ekosistem pihak ketiga khusus automotif yang kukuh dengan IP, papan pembangunan dan perkhidmatan reka bentuk