XA6SLX100-2FGG484I（Pembungkusan asal tolok kereta popular）

sifat produk:

melaporkan pepijat
Carian Parametrik Baharu
Dokumentasi dan Media:

Klasifikasi Alam Sekitar dan Eksport:

Deskripsi umum:
Keluarga Xilinx Automotive (XA) Spartan®-6 FPGA menyediakan keupayaan penyepaduan sistem terkemuka dengan jumlah kos terendah untuk aplikasi automotif volum tinggi.Keluarga sepuluh ahli menyampaikan kepadatan yang diperluas antara 3,840 hingga 101,261 sel logik dan lebih pantas,
sambungan yang lebih komprehensif.Dibina pada teknologi proses tembaga berkuasa rendah 45 nm matang yang memberikan keseimbangan kos yang optimum,
kuasa, dan prestasi, keluarga XA Spartan-6 menawarkan logik jadual carian (LUT) 6-input dwidaftar baharu yang lebih cekap dan logik yang kaya.
pemilihan blok tahap sistem terbina dalam.Ini termasuk RAM blok 18 Kb (2 x 9 Kb), kepingan DSP48A1 generasi kedua, SDRAM
pengawal memori, blok pengurusan jam mod campuran yang dipertingkatkan, teknologi SelectIO™, siri berkelajuan tinggi yang dioptimumkan kuasa
blok transceiver, blok Endpoint yang serasi dengan PCI Express®, mod pengurusan kuasa peringkat sistem lanjutan, pengesanan automatik
pilihan konfigurasi, dan keselamatan IP yang dipertingkatkan dengan perlindungan AES dan DNA Peranti.Ciri-ciri ini menyediakan kos rendah yang boleh diprogramkan
alternatif kepada produk ASIC tersuai dengan kemudahan penggunaan yang tidak pernah berlaku sebelum ini.FPGA XA Spartan-6 menawarkan penyelesaian terbaik untuk fleksibel dan berskala
reka bentuk logik volum tinggi, reka bentuk pemprosesan DSP selari lebar jalur tinggi dan aplikasi sensitif kos di mana pelbagai antara muka
piawaian diperlukan.XA Spartan-6 FPGA ialah asas silikon boleh atur cara untuk Platform Reka Bentuk Sasaran yang menyampaikan
komponen perisian dan perkakasan bersepadu yang membolehkan pereka bentuk menumpukan pada inovasi sebaik sahaja kitaran pembangunan mereka bermula.
Ringkasan Ciri-ciri FPGA XA Spartan-6
• Keluarga XA Spartan-6:
• XA Spartan-6 LX FPGA: Logik dioptimumkan
• XA Spartan-6 LXT FPGA: Kesambungan bersiri berkelajuan tinggi
• Suhu Automotif:
• Gred I: Tj = –40°C hingga +100°C
• Gred Q: Tj = –40°C hingga +125°C
• Piawaian Automotif:
• Xilinx mematuhi ISO-TS16949
• Kelayakan AEC-Q100
• Dokumentasi Proses Kelulusan Bahagian Pengeluaran (PPAP).
• Melebihi kelayakan AEC-Q100 tersedia atas permintaan
• Direka untuk kos rendah
• Pelbagai blok bersepadu yang cekap
• Pemilihan standard I/O yang dioptimumkan
• Pelapik berperingkat
• Pakej berikat wayar plastik volum tinggi
• Kuasa statik dan dinamik yang rendah
• Proses 45 nm dioptimumkan untuk kos dan kuasa rendah
• Mod kuasa turun hibernate untuk kuasa sifar
• Mod gantung mengekalkan keadaan dan konfigurasi dengan bangun berbilang pin, peningkatan kawalan
• Voltan teras 1.2V berprestasi tinggi (FPGA LX dan LXT, -2
dan -3 gred kelajuan)
• Bank antara muka SelectIO berbilang voltan, berbilang standard
• Kadar pemindahan data sehingga 1,080 Mb/s bagi setiap I/O pembezaan
• Pemacu output boleh dipilih, sehingga 24 mA setiap pin
• Piawaian dan protokol 3.3V hingga 1.2VI/O
• Antara muka memori HSTL dan SSTL kos rendah
• Pematuhan pertukaran panas
• Kadar slew I/O boleh laras untuk meningkatkan integriti isyarat
• Transceiver bersiri GTP berkelajuan tinggi dalam FPGA LXT
• Sehingga 3.2 Gb/s
• Antara muka berkelajuan tinggi termasuk: Serial ATA dan PCI Express
• Potongan DSP48A1 yang cekap
• Aritmetik dan pemprosesan isyarat berprestasi tinggi
• Pengganda cepat 18 x 18 dan penumpuk 48-bit
• Keupayaan paip dan melata
• Pra-penambah untuk membantu aplikasi penapis
• Blok Pengawal Memori Bersepadu
• Sokongan DDR, DDR2, DDR3 dan LPDDR
• Kadar data sehingga 800 Mb/s
• Struktur bas berbilang pelabuhan dengan FIFO bebas untuk dikurangkan
isu masa reka bentuk
• Sumber logik yang banyak dengan kapasiti logik yang meningkat
• Daftar anjakan pilihan atau sokongan RAM yang diedarkan
• LUT 6-input yang cekap meningkatkan prestasi dan meminimumkan
kuasa
• LUT dengan dwi flip-flop untuk aplikasi berpusatkan saluran paip
• Sekat RAM dengan pelbagai kebutiran
• RAM blok pantas dengan daya tulis bait
• 18 Kb blok yang boleh diprogramkan secara pilihan sebagai dua
RAM blok 9 Kb bebas
• Jubin Pengurusan Jam (CMT) untuk prestasi yang dipertingkatkan
• Bunyi yang rendah, jam fleksibel
• Pengurus Jam Digital (DCM) menghapuskan pencongan jam dan
herotan kitaran tugas
• Gelung Berkunci Fasa (PLL) untuk masa jitter rendah
• Sintesis kekerapan dengan pendaraban serentak,
pembahagian, dan peralihan fasa
• Enam belas rangkaian jam global condong rendah
• Konfigurasi yang dipermudahkan, menyokong piawaian kos rendah
• Konfigurasi auto-pengesan 2-pin
• SPI pihak ketiga yang luas (sehingga x4) dan sokongan denyar NOR
• Sokongan MultiBoot untuk naik taraf jauh dengan berbilang
aliran bit, menggunakan perlindungan anjing pemerhati
• Keselamatan yang dipertingkatkan untuk perlindungan reka bentuk
• Pengecam DNA Peranti unik untuk pengesahan reka bentuk
• Penyulitan aliran bit AES dalam XA6SLX75, XA6SLX75T,
dan peranti XA6SLX100
• Blok Endpoint Bersepadu untuk reka bentuk PCI Express (LXT)
• Sokongan teknologi PCI® kos rendah yang serasi dengan 33 MHz,
Spesifikasi 32- dan 64-bit.
• Pemprosesan terbenam yang lebih pantas dengan kos yang dipertingkatkan, rendah,
Pemproses lembut 32-bit MicroBlaze™
• Reka bentuk IP dan rujukan peneraju industri
• Ekosistem pihak ketiga khusus automotif yang kukuh dengan IP,
papan pembangunan, dan perkhidmatan reka bentuk